【半導体ラボ③】半導体はどうやって作られる？製造工程を10ステップでわかりやすく解説

「TSMC（台湾積体電路製造）が止まったら世界経済が麻痺する」「ASMLの輸出規制が中国の半導体開発を直撃」——こうした報道を理解するには、半導体がどのように製造されるかを知ることが欠かせない。

砂（ケイ砂）から始まり、スマートフォンや自動車に搭載される超微細なチップが完成するまでの工程は、数百〜数千のステップからなる「世界で最も複雑な製造プロセス」と言われる。本稿ではその全容を10ステップに整理して解説する。

製造工程の全体像

半導体製造は大きく 前工程（Front-End-of-Line / FEOL） と 後工程（Back-End-of-Line / BEOL） に分かれる。

Step 1｜原料採取・シリコン精製

半導体の出発点はケイ砂（Silica Sand）だ。ケイ砂に含まれる二酸化ケイ素（SiO₂）を高温の炭素還元炉で処理し、まず純度98〜99%の金属シリコン（冶金用シリコン）を取り出す。

しかしこれだけでは不十分だ。半導体用シリコンには純度99.9999999%（通称「9N」＝9個の9）が必要で、不純物1億個に対してシリコン原子が1個以下という超高純度が求められる。この精製には「シーメンス法（Siemens Process）」と呼ばれる化学気相蒸着プロセスが使われる。

精製された多結晶シリコン（Polycrystalline Silicon / ポリシリコン）は、次のステップで単結晶インゴットに成形される。

Step 2｜シリコンインゴット・ウェーハ製造

精製ポリシリコンを溶融炉で1,414℃以上に加熱して液体にし、「種結晶（Seed Crystal）」と呼ばれる小さな単結晶のシリコン片を接触させて引き上げる。これをチョクラルスキー法（Czochralski Method）という。ゆっくり回転しながら引き上げることで、巨大な円柱状のシリコンインゴット（Silicon Ingot）が完成する。

このインゴットをダイヤモンドワイヤーで薄くスライスしたものがウェーハ（Wafer）だ。厚さは約0.7〜0.8mmで、直径は現在の主流が300mm（12インチ）。1枚のウェーハから数十〜数百個のチップを切り出せるため、大口径化するほど製造コストを下げられる。

スライス後のウェーハは研磨されて鏡面仕上げとなり（CMP工程）、いよいよ前工程へ進む。ウェーハの主要サプライヤーは信越化学工業・SUMCO（ともに日本）が世界シェアの約50〜60%を占める。

Step 3｜フォトリソグラフィ（回路の焼き付け）

半導体製造の中核かつ最も高度な工程がフォトリソグラフィ（Photolithography）だ。「フォト＝光」「リソ＝石・版」「グラフィ＝描く」の意味で、光を使ってウェーハ上に回路パターンを転写（焼き付け）する技術だ。

工程は以下の順で進む。

1. フォトレジスト塗布（Photoresist Coating）：光に反応する感光性樹脂（フォトレジスト）をウェーハ表面に均一に塗布する
2. 露光（Exposure）：回路パターンが描かれたマスク（Mask / Reticle）に光を当て、パターンをウェーハに投影・転写する
3. 現像（Development）：光が当たった部分（または当たらなかった部分）のレジストを溶かし、回路パターンを顕在化させる

このとき使う光の波長が短いほど、より細かい回路を描ける。現在の最先端プロセス（3nm・2nm）では、波長13.5nmのEUV（Extreme Ultraviolet / 極端紫外線）光源が使われる。

EUV露光装置を唯一量産供給できるのがオランダのASML（ASML Holding N.V.）だ。1台の価格は約350〜400億円（High-NA EUV世代では約600億円超）。この装置なしに最先端半導体の製造は不可能であり、米国の対中輸出規制の核心的ターゲットとなっている。

Step 4｜エッチング（不要部分の除去）

フォトリソグラフィで現像したウェーハは、次にエッチング（Etching）と呼ばれる工程で不要な部分を削り取る。フォトレジストがマスクの役割を果たし、「残したい部分はレジストで保護、削りたい部分は露出」させた状態でエッチングを行う。

最先端プロセスではドライエッチング（特にALE：Atomic Layer Etching、原子層エッチング）が使われ、原子1層単位での精密な除去が可能だ。

Step 5｜イオン注入・不純物ドーピング

ドーピング（Doping）は、シリコンに微量の不純物（Dopant）を意図的に混入させ、電気特性を制御する工程だ。純粋なシリコンは半導体として機能しないが、不純物を加えることでN型（電子が多い）またはP型（正孔が多い）半導体に変換できる。

現代の主流はイオン注入法（Ion Implantation）で、不純物原子をイオン化して高速でウェーハに打ち込む。注入量・深さを精密に制御することで、トランジスタのソース・ドレイン・チャネルといった各部位の電気特性を設計通りに作り込む。

代表的な不純物：N型→リン（P）・ヒ素（As）、P型→ホウ素（B）。

Step 6｜CVD（薄膜成膜）

CVD（Chemical Vapor Deposition / 化学気相蒸着）は、ガスの化学反応を利用してウェーハ表面に薄い膜を成膜する技術だ。絶縁膜・導電膜・保護膜など、様々な素材の薄膜を精密に積み重ねる。

最先端プロセスではALD（Atomic Layer Deposition / 原子層堆積）と呼ばれる手法が使われ、原子1層ずつ精密に成膜できる。ゲート絶縁膜（ハフニウム酸化物等）など、極薄の高誘電率膜の形成に不可欠だ。

フォトリソグラフィ・エッチング・CVD・ドーピングのサイクルを何十回も繰り返すことで、ウェーハ上に立体的なトランジスタ構造（FinFET・GAAFET等）が積み上がっていく。

Step 7｜配線形成（メタライゼーション）

トランジスタが形成されたら、それらを電気的に接続する配線（Metallization）を形成する。現代のチップでは数十層以上の配線層が積み重なっており、金属はかつてのアルミニウム（Al）から現在は低抵抗の銅（Cu）が主流だ。

銅配線はダマシン法（Damascene Process）と呼ばれる技術で形成される。絶縁膜に溝を掘り、そこに銅を埋め込んで余分な銅をCMP（化学機械研磨）で除去するという手順だ。

さらに最先端ノードでは、配線抵抗を下げるためにルテニウム（Ru）やモリブデン（Mo）など次世代金属への移行が研究されている。

Step 8｜CMP（化学機械研磨）

CMP（Chemical Mechanical Planarization / 化学機械研磨）は、工程を繰り返すたびに生じる表面の凹凸を平坦化する工程だ。化学的な研磨液（スラリー）と機械的な摩擦を組み合わせることで、ナノメートル精度の平坦な表面を実現する。

多層配線を積み上げるほど各層の平坦性が要求されるため、CMPは先端プロセスほど重要性が増す。CMPに使うスラリーや研磨パッドのサプライヤーとして、CMC Materials（現Entegris）・Fujimi・Cabot Microelectronicsが代表的だ。

Step 9｜ダイシング・パッケージング

前工程が完了したウェーハは、ダイヤモンドブレードやレーザーで個別のチップ（ダイ / Die）に切り出される。この工程をダイシング（Dicing）という。

切り出されたダイはパッケージング（Packaging）工程で、基板（サブストレート）上にマウントされ、金・銅などの細いワイヤまたははんだバンプで外部端子と接続された後、保護樹脂で封止される。

近年は複数のダイを1パッケージに集積する先進パッケージング（Advanced Packaging）技術が急速に進化している。代表例：

• CoWoS（Chip on Wafer on Substrate）：TSMC開発。GPUとHBMメモリを同一パッケージに搭載。NVIDIAのAI向けGPUに採用
• SoIC（System on Integrated Chips）：TSMCの3次元積層技術
• Foveros：Intelの3D積層パッケージング技術

Step 10｜テスト・検査・出荷

最終工程はテストだ。ウェーハ段階での電気特性検査（ウェーハプローブテスト）と、パッケージ後の最終テスト（ファイナルテスト）の2段階で行われる。

良品と判定されたチップのみが出荷される。良品率を歩留まり（Yield）と言い、製造コストと収益性に直結する最重要指標だ。

テスト装置の主要メーカーは、アドバンテスト（Advantest）・テラダイン（Teradyne）・東京エレクトロン（TEL）など。特にアドバンテストはHBMメモリのテスト需要増で近年急成長している。

製造工程まとめ

なぜ製造工程を理解することが投資に役立つのか

製造工程を知ると、半導体サプライチェーンにおけるボトルネックが見えてくる。EUV露光装置→ASML独占、フォトレジスト→JSR・信越化学・東京応化、スラリー（CMP）→CMC Materials・Fujimi、シリコンウェーハ→信越化学・SUMCO。特定工程で特定の企業が圧倒的なシェアを持つ「ボトルネック構造」は、地政学リスクが顕在化したときに株価インパクトが集中するポイントでもある。

また、米国が中国に対してEUV装置・先進CVD装置・先進ALD装置の輸出を規制している理由も、これらが最先端プロセスのどのステップで不可欠かを理解すれば腑に落ちる。製造工程の理解は、ニュースの「なぜ？」に答えるための基礎体力だ。

次回Vol.4では、この製造工程を「投資家目線」で読み直す。Step 1〜10の各工程を担う日米の主要銘柄を整理し、独占度・景気感応度・AI特需の波及ルートを工程別に解説する。